Modelado de píxeles en tecnologías CMOS sub-100nm

El rápido escalamiento de la tecnología CMOS y el desarrollo de procesos CIS (CMOS Image Sensor) optimizados para el desarrollo de sensores de imagen no ha estado lamentablemente acompañado de un esfuerzo similar en el estudio de los principales fenómenos físicos que dominan el comportamiento de los píxeles en estos nodos tecnológicos. Si bien existen estudios fiables para tecnologías CMOS de 0.35µm y, en menor medida, 0.18µm, la viabilidad práctica de las implementaciones en tecnologías de 90nm, 65nm e inferiores sigue siendo dudosa. Esto implica severas limitaciones y compromete asimismo los beneficios potenciales del escalamiento de la tecnología en el desarrollo de nuevos dispositivos y aplicaciones en los campos de salud, seguridad, transporte y medioambiente, por mencionar algunos. Este proyecto de investigación trata de solventar esta carencia al abordar la obtención de modelos físicos fiables de píxeles y fotodiodos en tecnologías CMOS sub-100nm. Del mismo modo, se tendrá en cuenta la necesidad de facilitar el diseño de nuevas estructuras desde un punto de vista industrial trabajando en la traslación de estos modelos analíticos a modelos de simulación en lenguaje de descripción hardware tipo VHDL-AMS para poder ser usados en herramientas CAD.

Objetivos

Desarrollo de un modelo físico preciso de píxeles y fotodiodos en tecnologías CMOS sub-100nm.
Fabricación y caracterización de píxeles en tecnologías CMOS de 65nm.
Determinación del los límites de escalamiento práctico de los píxeles en tecnología CMOS.
Diseño de arquitecturas de píxel innovadoras.
Traslación de los modelos físicos a modelos de simulación hardware en lenguaje Verilog-AMS.