PhD Defense: «Dynamically reconfigurable architecture for embedded Computer Vision systems»

En este trabajo se presenta una nueva arquitectura hardware para acelerar aplicaciones de visión por computador en sistemas embebidos. La arquitectura propuesta explota los paradigmas de computación paralela a nivel espacial y temporal, ejecutando operaciones paralelas a nivel de dato en modo SIMD, a nivel de tarea en modo MIMD y derivando la ejecución de operaciones de alto nivel en modo serie a un procesador secuencial.

El paradigma de computación se puede cambiar en tiempo de ejecución según los requisitos de la aplicación. Esta arquitectura fue prototipada en plataformas de FPGA, y validada mediante el procesamiento de un amplio abanico de algoritmos y operaciones habituales en el tratamiento de la imagen. La propuesta orienta hacia un dispositivo de un único chip, capaz de ejecutar la mayoría de los algoritmos en el campo de la visión artificial.

La tesis opta a mención de doctorado europeo o internacional.