Presentación da tese "Metodoloxía de Partición e Desprazamento: Superando Limitacións Hardware en Matrices de Procesadores Celulares para Procesado de Imaxe"

Nesta tese propoñemos e desenvolvemos a chamada metodoloxía de Partición e Desprazamento (S&S). Esta metodoloxía foi desenvolvida para abordar a aplicación de patróns de ponderación de tamaño superior ao permitido polas conexións locais e circuítos de ponderación fisicamente dispoñibles en matrices de procesadores celulares (CPA), incluíndo a realización de operacións de grande veciñanza e/ou a redución do hardware dispoñible co obxecto de reducir o consumo de área. A metodoloxía desenvólvese baixo dous criterios principais: 1) mínima penalización en tempo de procesamento e 2) non penalización no nivel funcional. Este traballo presenta diferentes técnicas e directrices para a aplicación da metodoloxía e introduce unha figura de mérito (FoM) para avalialas contrapoñendo a ganancia en área coa penalización en tempo de procesamento. Partindo dunha análise de forma dunha ben coñecida colección de patróns de ponderación, propoñemos configuracións de circuítos de ponderación máis axeitadas e xustificamos a clásica elección da conectividade NEWS (norte-este-oeste-sur). Para validar a metodoloxía realizamos estimacións sobre implementacións físicas reais e propoñemos a aplicación sobre CPAs dos filtros rotacionais e dos algoritmos SIFT (Scale Invariant Feature Transform) e SURF (Speeded-Up Robust Features). Un estudo máis detallado da solución de compromiso entre redución de área e incremento de tempo de procesamento é realizada sobre a implementación do algoritmo Pixel Level Snakes (PLS).