Defensa da tese «Dynamically reconfigurable architecture for embedded Computer Vision systems»

Neste traballo, preséntase unha nova arquitectura hardware para acelerar aplicacións de visión por computador en sistemas embebidos. A arquitectura proposta explota os paradigmas de computación paralela a nivel espacial e temporal, executando operacións paralelas a nivel de dato en modo SIMD, a nivel de tarefa en modo MIMD e derivando a execución de operacións de alto nivel en modo serie a un procesador secuencial.

O paradigma de computación pode cambiarse en tempo de execución segundo os requisitos da aplicación. Esta arquitectura foi prototipada en plataformas de FPGA e validada mediante o procesamento dun amplo abanico de algoritmos e operacións habituais no tratamento de imaxe. A proposta leva cara un dispositivo dun único chip capaz de executar a maioría dos algoritmos no eido da visión artificial.

A tese opta á mención de doutorado europeo ou internacional.