Estudio y optimización de herramientas numéricas para simulación de dispositivos semiconductores

Desde la revolución del transistor la industria de la electrónica ha sido capaz de aumentar el rendimiento de los dispositivos a costa de reducir sus dimensiones hasta los nanómetros. Sin embargo, este escalado tan agresivo ha originado diversas dificultades asociadas a los procesos de fabricación. Utilizando diseño asistido por ordenador se pueden modelar los efectos indeseados derivados del escalado con simuladores numéricos muy costosos computacionalmente. El trabajo presentado en esta tesis se ha centrado en: i) el diseño de nuevas herramientas que ayuden a describir de manera más precisa el comportamiento de estos dispositivos ultraescalados, ii) la mejora de la eficiencia de las herramientas de simulación y iii) su aplicación en estudios de variabilidad.